(11) Publication number: 2000188293 A

Generated Document

### PATENT ABSTRACTS OF JAPAN

(21) Application

number:

11360185

(51) Intl.

H01L 21/3205 H01L 21/28 H01L 21/304

(22) Application date: 20.12.99

(30) Priority:

18.12.9827.09.99 USUS 98

11296399 406383

(71)Applicant:

TEXAS INSTR INC <TI>

(43) Date of application

publication:

04.07.00

(72) Inventor: ALWIN J TSUAO

GILLESPIE PAUL M

(84) Designated

contracting states:

(74)Representative:


(54) METHOD FOR **OPTIMIZING** CHEMICAL-MECHANICAL POLISHING OF COPPER IN COPPER INTERCONNECTING PROCESS FOR **INTEGRATED CIRCUIT** 

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for forming an improved copper interconnecting

SOLUTION: A method for forming copper interconnecting line uses a damascene process. After a copper seed layer 112 is formed, a pattern 114 which blocks the formation of copper in a non-interconnecting area is formed before the formation of a copper layer 120. Then the copper layer 120 is formed and the pattern 114 is removed. In addition, the exposed seed layer 112 and a barrier layer 110 underlying the layer 112 are removed. Finally, the copper layer 120 is subject to chemical-mechanical polishing.

COPYRIGHT: (C)2000, JPO



### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-188293

(P2000-188293A)

(43)公開日 平成12年7月4日(2000.7.4)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード( <b>参考)</b>
H01L	21/3205		H01L	21/88	K	
	21/28	3 0 1		21/28	301R	
	21/304	6 2 2		21/304	622	
				21/88	M	

### 審査請求 未請求 請求項の数1 OL (全 5 頁)


(21)出願番号	<b>特顧平11-360185</b>	(71)出願人	590000879
(22)出顧日	平成11年12月20日(1999.12.20)		テキサス インスツルメンツ インコーポ レイテツド
(31)優先権主張番号	60/112963		アメリカ合衆国テキサス州ダラス, ノース セントラルエクスプレスウエイ 13500
(32)優先日	平成10年12月18日(1998.12.18)	(72)発明者	アルウィン ジェイ ツァオ
(33)優先権主張国	米国 (US)		アメリカ合衆国 テキサス州 75044 ガ
(31)優先権主張番号	09/406383		ーランド パーム デザート 701
(32)優先日	平成11年9月27日(1999.9.27)	(72)発明者	ボール エム ギレスピー
(33)優先權主張国	米国 (US)		アメリカ合衆国 テキサス州 75092 ア
			ーレン ハーヴェスト マウンテン コー
			F 610
		(74)代理人	100059959
			弁理士中村 稔 (外9名)

### (54) 【発明の名称】 集積回路の銅相互結線プロセスにおいて銅の化学機械的研磨を最適化する方法

### (57)【要約】

【課題】 改善された銅相互接続線形成方法。

【解決手段】 ダマシンプロセスを使用する銅相互接続線を形成する方法。銅シード層(112)の形成後で銅層(120)の形成前に、非相互接続領域に銅が形成されないようにブロックするパターン(114)が形成される。次に、銅層(120)が形成され、パターン(114)が除去される。露出したシード層(112)とその下のバリヤー層(110)が除去される。最後に、銅層(120)が化学機械的研磨される。



### 【特許請求の範囲】

【請求項1】 集積回路を形成する方法において、 半導体本体上に誘電体層を形成し、

前記誘電体層に複数のトレンチをエッチングし、 前記誘電体層の上に、前記トレンチを露出させるパター ン層を形成し、

1

前記パターン層を使用して前記トレンチ内に銅層を形成

前記パターン層を除去し、

を特徴とする方法。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、一般に集積回路用 の銅相互連結層の分野に関し、特に銅ダマシン相互連結 プロセスにおける銅の化学機械的研磨に関する。

#### [0002]

【従来の技術】集積回路の密度がより高くなるにつれ て、トランジスターと集積回路の他のデバイスを接続す る相互接続層の幅が減少する。幅が減少すると、抵抗は 20 高くなる。そのため、多くの会社は、従来のアルミニウ ム相互接続から銅相互接続へ切替えようとしている。残 念なことに、銅は、半導体プロセスの中でエッチングす るのが非常に難しい。そのため、銅相互接続を形成する ためダマシンプロセスが提案された。

【0003】一般的なダマシンプロセスは、図1Aに示 すように、第1に半導体本体10上に中間レベル誘電体12 を形成する。次に図1Bに示すように、中間レベル誘電 体12を、パターン化しエッチングして、相互接続線を所 と、次に誘電体12と誘電体を除去した領域14を含む構造 の上に、バリヤー層16を堆積する。次に、バリヤー層16 の上に銅シード層18を形成する。次に図1Dに示すよう に、例えば電気めっきプロセスを使用して銅シード層18 から銅層20を形成する。次に図1日に示すように、化学 機械的研磨(СMP)を使用して、過剰な銅を除去し、 銅層20を中間レベル誘電体12の頂部と同一平面にする。 残念なことに、現在の銅CMPプロセスには、幾つかの 欠点がある。CMPは、時間のかかるプロセスである。 又、銅CMPパッドは、速く摩耗する傾向がある。CM 40 Pプロセスの間、広い金属線が皿状に窪む(端部より中 央部でより多い材料が除去される)中間レベル誘電体12 の酸化物の腐食が問題である。それゆえ、銅相互接続線 を形成する改善された方法の必要性がある。

### [0004]

【発明が解決しようとする課題】本発明の目的は、上述 した問題を解決することである。

## [0005]

【課題を解決するための手段】銅相互接続線を形成する

する。しかし、銅シード層の形成後で銅層の形成前に、 非相互接続領域に銅の形成をプロックするパターンが形 成される。次に、銅屑が形成され、パターンが除去され る。露出したシート層とその下のパリヤー層が除去され る。最後に、銅が化学機械的研磨(CMP)される。本 発明の利点は、CMPの間に除去される銅材料が少ない 銅相互接続を形成する方法を提供し、それによりサイク ルタイムとCMPパッドの寿命を改善することである。 本発明の他の目的と利点は、添付図面と共に次の本発明 前記銅層を化学機械的に研磨するステップを備えること 10 の詳細な説明を参照すれば、当業者には明らかである Ō,

### [0006]

【発明の実施の形態及び実施例】本発明を集積回路用銅 相互接続層を製造するダマシンプロセスに関連して説明 する。本発明は、研磨除去する必要のある銅金属及び/ 又はバリヤー材料の総量を減少させることにより、銅C MPプロセスを最適化する。更に本発明により、銅CM Pプロセスの前に、必要のない非相互接続領域の銅シー ト層とバリヤー層を除去することが出来る。別のパター ンレベルを使用して、非相互接続領域への銅堆積をブロ ックする。このパターンレベルは、標準銅ダマシンプロ セスの誘電性トレンチを作るのに使用するパターンから 抽出することが出来る。図2A~2Fを参照して、本発 明の実施例を実行するプロセスを記述する。半導体本体 102に、誘電体層を形成する。トランジスター等の半導 体デバイスが、半導体本体102に形成されるであろう。 本発明は第1又はそれに続く任意の金属相互接続層にも 適用することが出来る。もし、それが第1の相互接続層 であれば、誘電体層104はPMD(ポリ金属誘電体)と 望する領域14から誘電体材料を除去する。図1Cを見る 30 いわれる。それが次の相互接続層であれば、誘電体層10 4は ILD (中間レベル誘電体) といわれる。

> 【0007】誘電体層104は、業界で知られている好適 な誘電体材料(又は誘電体材料の組合わせ)からなる。 例としては、二酸化珪素等の酸化物、FSG(フッ素を ドープした珪酸塩ガラス)と、他の低誘電定数の材料が ある。図2Aを参照すると、誘電体層104の相互接続線 又は構造が所望される領域に、トレンチ106がエッチン グされる。このエッチングは、非相互接続領域をマスク するため、誘電体トレンチパターン108を使用する。エ ッチング後、誘電体トレンチパターン108は除去され る。次に図2Bに示すように、1つ又はそれ以上のバリ ヤー層110が堆積される。銅に好適なバリヤー材料は、 業界で知られていて、Ta、TaN、Ta2N、Ti N、W2N、Ta-Si-N等がある。バリヤー層110を堆 積した後、銅シード層112が堆積される。これらの層 は、好ましい厚さとすることが出来る。

【0008】図2Cを参照すると、銅シード層112の上 にブロッキング/リフトオフパターン114が形成される。 ブロッキング/リフトオフパターン114は、誘電体トレン 改善された方法が開示される。ダマシンプロセスを使用 50 チパターン108から抽出され、フォトレジスト等の感光

性材料が好ましい。パターン114を使用して、次の非相 互接続領域における銅の形法をブロックする。一般に は、パターン114は誘電体トレンチ106がないところは全 てカバーすることを求められる。国20に示すように、 パターン114のアライメント不良てトレンチ106領域に入 るのを防ぐ/防止するため、プロッキング・リフトオフパ ターン114の大きさを、パターンをトレンチ106の練部か ら引っ込むように調節することが出来る。ステッパーの アライメント能力が比較的低い用途では、この方法はよ り広い最小でないピットの線(例えば、領域116)にも 適用することが出来る。

【0009】図2Dに示すように、パターン114を適所 において、銅堆積プロセスを行う。パターン114によ り、銅120は相互接続領域のみに形成される。一般に は、銅120はトレンチより0.5 µmのオーダーだけ厚く堆 積される。こうすると、使用し除去する必要のある銅の 量が、著しく減少する。業界で幾つかの銅堆積方法が知 られている。例えば、電気めっき、無電解めっきであ る。PVD(物理蒸着)も使用することが出来る。しか し、PVDでは、プロッキング/リフトオフパターン114 20 の上にも、銅が形成される。そのため、パターン114か ら銅を除去するため、リフトオフ技術が使用される。

【0010】図2Eを参照すると、ブロッキング/リフ トオフパターン114が除去される。パータンは、適当な 溶剤洗浄及び/又は光プラズマ灰化により除去すること が出来る。光プラズマ灰化を使用できるのは、「廃棄可 能」銅(誘電体層104上の銅)の灰化は、問題とならな いからである。この点で、図2Fに示すように、銅120 は、非相互接続領域の銅シード層112とバリヤー層110を 除去する際のマスクとして使用することが出来る。銅12 30 0の「廃棄可能」銅は、次のCMPプロセスで除去され るので、薄い銅シード層112とバリヤー層110を除去する 際のマスクとして使用することが出来る。シード層112 が銅であれば、薄いHNO3: H2O混合物によって、又 は乾式プラズマRIEエッチングにより除去することが 出来る。次に、適当な湿式エッチングによりバリヤー層 110を除去することが出来る。(TaN又はTa2Nは、 H2SO4: HF混合物により除去することが出来、Ta はHF: H2Oにより除去することが出来る。)他のバ リヤー材料を使用するときは、業界で知られる他のエッ 40 チングにより除去することが出来る。バリヤー層110の 材料は、Cu CMP研磨プロセスに異なる選択性を有 し、CMP研磨が遅くなる場合がある。Cu CMPの 前にバリヤー層110の露出した部分を除去することによ り、サイクルタイムを改善することが出来る。

【0011】最後に、図2Gに示すように、銅CMPプ ロセスが行われる。上述したプロセスは、CuーCMP 後のプロセスを含む現行の銅ダマシンプロセスと置き換 えることが出来る。しかし、このプロセスは、CMPの 間に除去しなければならない銅の量を著しく減少させ

る。除去する銅の量を減らすと、CMPの処理時間が短 くなり、Cu-CMP研磨パッドの摩耗が減少する。さ らに、СМРの間の(誘電体層104の)酸化腐食と、広 い銅金属線が皿状に窪む量もまた減少する。必要により 次に、次の金属相互接続層を形成するため、上述のプロ セスを繰り返すことが出来る。

【0012】本発明を例示の実施例について記述した が、この記述は本発明を制限することを意図していな い。例示の実施例の色々の修正と組合わせ、及び本発明 10 の他の実施例は、この明細書を参照すれば当業者には明 らかであろう。それゆき、特許請求の範囲は、このよう な修正又は実施例を包含する。

【0013】以上の記載に関連して、以下の各項を開示 する。

1. 集積回路を形成する方法において、半導体本体上に 誘電体層を形成し、前記誘電体層に複数のトレンチをエ ッチングし、前記誘電体層の上に、前記トレンチを露出 させるパターン層を形成し、前記パターン層を使用して 前記トレンチ内に銅層を形成し、前記パターン層を除去 し、前記銅層を化学機械的に研磨するステップを備える ことを特徴とする方法。

【0014】2. 前記誘電体層と前記半導体本体上にバ リヤー層を形成し、前記パターン層を形成する前に、前 記トレンチ内を含んで前記バリヤー層の上に銅シード層 を形成し、前記パターン層の除去ステップより後で、前 記化学機械的研磨ステップより前に、前記バリヤー層と 前記銅シード層の一部を除去するステップを備える前記 第1項に記載した方法。

3. 前記バリヤー層と前記銅シード層の一部を除去する 前記ステップは、前記銅層をマスクとして使用する前記 第2項に記載した方法。

【0015】4. 前記銅層を形成する前記ステップは、 電気めっきからなる前記第2項に記載した方法。

5. 前記電気めっきプロセスは、狭いピッチの領域で拡 散律速されるように調整される前記第4項に記載した方 法。

6. 前記銅層を形成する前記ステップは、無電解めっき からなる前記第2項に記載した方法。

7. 前記無電解めっきは、狭いピッチの領域で拡散律速 されるように調整される前記第6項に記載した方法。

【0016】8. 前記銅層を形成する前記ステップは、 物理蒸着からなる前記第2項に記載した方法。

9. 前記パターンは、前記複数のトレンチをエッチング するのに使用した誘電体トレンチパターンから抽出され る前記第2項に記載した方法。

【0017】10. ダマシンプロセスを使用する銅相互 接続線を形成する方法。銅シード層(112)の形成後で銅 層(120)の形成前に、非相互接続領域に銅が形成されな いようにブロックするパターン(114)が形成される。次 50 に、銅層(120)が形成され、パターン(114)が除去され

る。露出したシード層(112)とその下のバリヤー層(110) か除去される。最後に、銅層(120)か化学機械的研磨さ れる。

# 【図面の簡単な説明】

【图 1 A】 従来技術の銅タマシンプロセスの断面図。

【図1B】 従来技術の銅ダマシンプロセスの断面図。

【闰1C】 従来技術の銅ダマシンプロセスの断面図。

【図1D】 従来技術の銅グマシンプロセスの断面図。

[INIE] 従来技術の銅ダマシンプロセスの断面図。

本発明による銅ダマシンプロセスのある段 10 20 銅層 【图2A】

階の断面図。

【图2B】 本発明による銅ダマシンプロセスのある段 階の断面図。

【図2C】

本発明による銅ダマシンプロセスのある段

階の断面図。

【图2D】 本発明による銅ダマシンプロセスのある段

階の断面図。

本発明による銅ダマシンプロセスのある段 【図2E】

階の断面図。

【図2F】 本発明による銅ダマシンプロセスのある段 20 階の断面図。

【図2G】 本発明による銅ダマシンプロセスのある段 階の断面図。

【符号の説明】

10 半導体本体

12 誘電体

14 領域

16 バリヤー層

18 銅シード層

102 半導体本体

104 誘電体層

106 トレンチ

108 誘電体トレンチパターン

110 バリヤー層

112 銅シード層

114 ブロッキング/リフトオフパターン

116 領域


120 銅


### 【図1A】


# 【図1B】


### 【図1C】

【図1D】











【図1E】

[図2A]




104

102




【図2B】


【図2C】




【図2D】



【図2E】



[図2F]



【図2G】

